• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Bereitgestellt wird ein Verfahren zur Herstellung eines Halbleiterbauelements, in das Silicidschichten eingebaut sind, die bei Temperaturen von weniger als etwa 700 DEG C gebildet wurden, wie Nickelsilicide, die nach Fertigstellung einer Silicidblockierschicht (SBL) gebildet werden. Die Bildung der SBL tendiert dazu, Dotierstoffspezies in den Gate-, schwach dotierten Drain- und/oder Source-/Drain-Bereichen zu deaktivieren. Die beispielhaften Verfahren umfassen eine Nach-SBL-Aktivierungstemperung entweder anstelle von oder zusätzlich zu der traditionellen Nach-Implantations-Aktivierungstemperung. Die Verwendung der Nach-SBL-Temperung erzeugt CMOS-Transistoren mit Eigenschaften, die eine Reaktivierung von ausreichend Dotierstoffen widerspiegeln, um die SBL-Prozesseffekte zu überwinden, während die Verwendung von Niedertemperatursiliciden möglich ist, einschließlich Nickelsiliciden und insbesondere Nickelsiliciden, in die ein Minoritätsanteil eines legierenden Metalls, wie Tantal, eingebaut ist, der eine reduzierte Agglomeration und eine verbesserte Temperaturstabilität zeigt.
    公开号:DE102004019199A1
    申请号:DE200410019199
    申请日:2004-04-16
    公开日:2004-12-30
    发明作者:Sug-Woo Suwon Jung；Min-Joo Kim；Ja-Hum Seongnam Ku；Kwan-Jong Anyang Roh；Min-Chul Sun；Sun-Pil Youn
    申请人:Samsung Electronics Co Ltd；
    IPC主号:H01L21-285
    专利说明:
    [0001] DieErfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterbauelementenund spezieller auf ein Verfahren, das die Bildung von SalicidstrukturenwährendHalbleiterbauelementfertigungsprozessen beinhaltet.
    [0002] Mitfortschreitender Erhöhungder Integrationsdichte von Halbleiterbauelementen und Verringerungder mit derartigen Bauelementen verknüpften kritischen Abmessungengab es ein entsprechendes zunehmendes Interesse hinsichtlich derIdentifizierung von Materialien und Verfahren, um Interesse an niederohmigenMaterialien zu wecken, um eine Signalverzögerung aufrechtzuerhalten oderzu reduzieren. Silicid- und Salicid(selbstjustierte Silicid)-Materialienund -Prozesse wurden verbreitet dazu verwendet, den Schichtwiderstandund den Kontaktwiderstand fürden Gateleiter und Source-/Drain-Bereiche von MOS-Bauelementen zuverringern.
    [0003] EineAnzahl von Metallen, einschließlich Wolfram,Tantal, Zirkonium, Titan, Hafnium, Platin, Palladium, Vanadium,Niob, Kobalt, Nickel und verschiedenen Legierungen derartiger Metalle,wurde dazu verwendet, Silicidschichten auf Halbleiterbauelementenzu erzeugen. FürGatelängenvon weniger als etwa 100nm tendieren herkömmliche Salicidprozesse und-materialien jedoch dazu, auf eine Vielzahl von Schwierigkeitenzu stoßen,die Öffnungen,Rückstände undSchichtungleichmäßigkeitumfassen, was wenigstens teilweise aus einer Agglomeration innerhalbder Schicht aus Silicidmaterial resultiert.
    [0004] DieseSchwierigkeiten tendieren dazu, durch die Hochtemperaturverarbeitungverschlimmert zu werden, die erforderlich ist, um das meiste Metall bzw.die meisten Metalle zur Bildung der gewünschten Silicidschichten mitSilicium zu reagieren. Die Tempervorgänge bei hoher Temperatur erforderten außerdem dasAnstellen von Überlegungenhinsichtlich der Auswirkung der/des Silicidtemperprozesse(s) aufden Wärmehaushaltfür dieBauelemente, die gefertigt werden. Wenn zum Beispiel Kobalt zurBildung des Silicids verwendet wird, kann die anfängliche Stöchiometriedes Silicids allgemein als CoSi dargestellt werden, wenn jedochder Temperprozess fortschreitet, insbesondere bei höheren Temperaturen, tendiertdas Silicid dazu, eine zunehmende Menge an Silicium einzubauen,und nähertsich einer Zusammensetzung, die sich eher als CoSi2 darstellt.Für Bauelementemit Gatelängenvon weniger als etwa 100nm tendiert jedoch die zweite Hochtemperatursilicidierung,die bei herkömmlichenCo-Salicidprozessen verwendet wird, zur Induzierung von Agglomerationinnerhalb der Schicht aus Silicidmaterial, was den Grad an Ungleichmäßigkeitinnerhalb der Schicht erhöhtund dazu tendiert, die Leistungsfähigkeit der resultierendenBauelemente zu degradieren.
    [0005] In 1 ist eine herkömmlicheSalicidprozessabfolge dargestellt, bei der nach der Bildung einerGatestruktur (S10) ein erster Ionenimplantationsprozess dazu verwendetwird, eine schwach dotierte Drain-Elektrode zu bilden (S20), Gate-Abstandshalterbenachbart zu den Gateelektro denseitenwänden gebildet werden (S30),eine stärkereSource/Drain(S/D)-Implantation dazu verwendet wird (S40), die S/D-Bereichein dem Substrat zu bilden, und eine Aktivierungstemperung durchgeführt wird (S50),um einen Teil der/des implantierten Dotierstoffe(s) zu aktivieren,um die Leistungsfähigkeitder implantierten Bereiche des Substrats zu modifizieren. Nach derDotierstoffaktivierungstemperung wird eine Silicidblockierschichtgebildet (S60), eine Silicidierungsmetallschicht oder -metalllegierungsschicht wirdgebildet und eine Salicidstruktur wird gebildet, indem das/die Silicidierungsmetall(e)mit freiliegenden Siliciumoberflächenreagiert werden, wonach der Rest des/der Silicidierungsmetalls/-metalleentfernt wird (S70). Nach der Bildung der Salicidstruktur kann dernicht reagierte Teil des/der Silicidierungsmetalls/-metalle entferntwerden und eine dielektrische Zwischenschicht kann gebildet werden(S80), um den Metallisierungsprozess zu starten.
    [0006] Nickelist ein attraktives Metall zur Bildung von Siliciden, da der zurBildung des gewünschten Silicidserforderliche Temperprozess bei einer relativ niedrigen Temperaturdurchgeführtwerden kann, z.B. unterhalb etwa 550°C. In Abhängigkeit von den Reaktionsbedingungenkann Nickel mit Silicium reagieren, um Dinickelmonosilicid, Ni2Si, Nickelsilicid, NiSi, oder Nickeldisilicid,NiSi2, als Silicidierungsprodukt zu bilden.Bei Verwendung von Tempertemperaturen von mehr als etwa 550°C bestehtdie Tendenz, dass die Bildung des am meisten resistiven NickeldisilicidsNiSi2 und eine entsprechende Zunahme des Siliciumverbrauchserhöhtwird, und daher werden diese im Allgemeinen vermieden. Nickelsilicid,NiSi, kann hingegen vorzugsweise bei niedrigeren Temperaturen gebildetwerden und liefert den geringsten Schichtwiderstand der drei Nickelsilicidphasen.Aufgrund der geringen Silicidierungstemperatur weist NiSi eine verminderteTendenz zur Agglomeration auf und bildet eine Silicidschicht, beiwelcher der Schichtwiderstand im Wesentlichen unabhängig von denBauelementabmessungen ist, was seinen Nutzen zur Verringerung desWiderstands von feinen Linienstrukturen erhöht.
    [0007] DerErfindung liegt als technisches Problem die Bereitstellung einesverbesserten Verfahrens zur Bildung eines Halbleiterbauelementszugrunde, das die vorstehend erwähntenSchwierigkeiten der Verfahren des Standes der Technik wenigstensteilweise vermeidet.
    [0008] DieErfindung löstdieses Problem durch Bereitstellen eines Verfahrens gemäß Anspruch1, 2 oder 8. Das Verfahren der Erfindung beinhaltet die Bildungvon Silicidstrukturen unter Verwendung von Nickel, einer Nickellegierungoder eines anderen Metalls oder einer Metalllegierung, die in derLage sind, Silicide bei niedrigeren Temperaturen zu bilden, z.B. wenigerals etwa 725°C,um die Salicidschicht zu bilden, und die Wärmebehandlungsabfolge zu modifizieren,um zuvor deaktivierte Dotierstoffatome zu reaktivieren.
    [0009] Ausführungsformender vorliegenden Erfindung stellen Verfahren zur Bildung einer Gatestruktur bereit,wobei eine oder mehrere Dotierstoffimplantationen durchgeführt werden,typischerweise eine schwach dotierte Drain(LDD)-Implantation, gefolgt voneiner Gateabstandshalterbildung und einer Source/Drain(S/D)-Implantation,eine Silicidblockierschicht (SBL) gebildet wird, der Dotierstoffaktiviert (oder reaktiviert) wird, ein Silicidierungsmetall oder eineSilicidierungsmetalllegierung aufgebracht und eine Silicidschichtgebildet wird, indem das Metall oder die Metalllegierung mit denfreigelegten Bereichen des Siliciums bei einer Silicidierungstemperatur vonweniger als etwa 700°Creagiert wird, wie Nickel und Nickel/Tantal-Legierungen, um eineSalicidstruktur zu erzeugen.
    [0010] Wenndie Wärmeprozessemit einer SBL- und Salicidstrukturbildung bei niedrigerer Temperatur verknüpft sind,was z.B. Temperaturen von typischerweise weniger als etwa 700°C beinhaltet,wird das mit den Prozessen verknüpfteWärmebudgetreduziert, was die Bildung von höherin tegrierten Bauelementen ermöglicht,diese Niedertemperaturprozesse sind jedoch auch mit einer Dotierstoffdeaktivierung verknüpft, diedazu tendiert, den Widerstandswert und Schwellenspannungen der resultierendenBauelemente zu erhöhenund demgemäß ihre Leistungsfähigkeitzu reduzieren.
    [0011] BeispielhafteVerfahren zur Bildung derartiger Niedertemperatur-Nickelsilicidschichtenkönnen dieBildung einer Deckschicht aus einem Material wie Titannitrid, TiN,und speziell einer stickstoffreichen TiN-Schicht, d.h. einer TiN-Schichtmit einem atomaren Verhältnisvon N:Ti von wenigstens etwa 0,5, auf der Nickellegierungsschichtvor der Bildung des Silicids umfassen. Das ausgewählte legierendeMetall sollte sowohl eine Diffusivität als auch eine Löslichkeitin Silicium aufweisen, die geringer als die entsprechenden Wertefür Nickelsind. Das legierende Metall sollte außerdem eine Silicidierungstemperatur über derjenigenaufweisen, die zur Bildung von Nickelsilicid notwendig ist.
    [0012] InAbhängigkeitvon dem speziellen Prozessfluss, der zur Herstellung des Substratsvor der Deposition des Metalls oder der Metalllegierung verwendetwird, könnenMetallsilicide gemäß den beispielhaftenAusführungsformender Erfindung nur auf der Gateelektrodenstruktur, nur auf der Oberfläche vonaktiven Bereichen, z.B. den Source/Drain-Bereichen von MOS-Transistoren,oder sowohl auf der Gateelektrode als auch den aktiven Bereichengebildet werden.
    [0013] Injenen Fällen,in denen das Metallsilicid nicht auf der Gateelektrode gebildetwird, beinhaltet die Gateelektrodenstruktur typischerweise eineoder mehrere Deck- oder SBL-Schichten, um jegliche Polysiliciumschichtzu schützen,die in der Gateelektrodenstruktur über der Gatedielektrikumschichteingebaut ist. In jenen Fällen,in denen das Metallsilicid auf die Gateelektrode begrenzt ist, kanneine Isolatordepositionssequenz, typischerweise eine oder mehrere Schichtenaus Oxid aus einer chemischen Gasphasenabscheidung (CVD), auf demSubstrat gebildet werden. Der obere Bereich des/der Isolators/Isolatorenkann dann zum Beispiel unter Verwendung eines chemisch-mechanischenPolier- oder eines Rückätzprozessesentfernt werden, um eine obere Siliciumoberfläche auf der Gateelektrodenstrukturfreizulegen, währenddie aktiven Bereiche davor geschütztwerden, dem Metall oder der Metalllegierung ausgesetzt zu sein.
    [0014] Injedem Fall wird eine Schicht aus einem Metall oder einer Metalllegierungauf einem Substrat aufgebracht, das Bereiche mit freigelegten Silicium- und/oderPolysiliciumoberflächenaufweist, typischerweise ("typischerweise" bedeutet nicht,dass dies Stand der Technik ist) gefolgt von der Deposition eineroptionalen Deckschicht, wie TiN. Eine Wärmebehandlung, typischerweisebei einer Temperatur von wenigstens 250°C und typischerweise geringer als700°C, wirddazu verwendet, das Metall oder die Metalllegierung mit den freigelegtenSiliciumoberflächenzu reagieren, um das gewünschteSilicid zu bilden. Die Deckschicht und das nicht reagierte Metall bzw.die nicht reagierte Metalllegierung können dann entfernt werden,um das Substrat füreine weitere Verarbeitung zu präparieren.
    [0015] Wenndas primäreSilicidierungsmetall aus Nickel besteht, können ein oder mehrere legierende Metalleaus einer Gruppe ausgewähltwerden, die aus Tantal, Vanadium, Zirkonium, Hafnium, Wolfram, Kobalt,Platin, Chrom, Palladium und Niob besteht, der Gesamtgehalt derlegierenden Metalle bildet jedoch typischerweise nicht mehr alsetwa 20 Atomprozent der Nickellegierung und kann z.B. mit einemGehalt in der Größenordnungvon über0,1 Atomprozent vorliegen. Typischerweise besteht das legierende Metallaus Tantal und liegt in einer Konzentration von etwa 0,1 Atomprozentbis etwa 10 Atomprozent der Nickellegierung vor. Die Bildung desNickelsilicids beinhaltet typischerweise eine Erwärmung derNickellegierung in Kontakt mit einer Siliciumoberfläche auf eineTempe ratur überetwa 200°Cund unterhalb etwa 700°C,noch typischer zwischen etwa 250°C undetwa 500°C,währendeiner Zeitspanne von wenigstens etwa 10 Sekunden und möglicherweisebis zu etwa 30 Minuten oder mehr. Bei Verwendung einer Nickellegierung,insbesondere einer Nickeltantallegierung, sollte die spezielle Zeit-und Temperaturkombination, die ausgewählt wird, vorzugsweise ausreichendsein, um eine Nickelsilicidstruktur aus zwei Schichten zu erzeugen,bei welcher der Hauptteil des Nickels in der unteren Schicht alsNiSi vorliegt und der Hauptteil des legierenden Metalls in die obere Schichtsegregiert ist.
    [0016] Wenngleichdie gemäß den beispielhaften Ausführungsformender vorliegenden Erfindung hergestellten Nickelsilicide dazu tendieren,eine höhere thermischeStabilität,insbesondere bei Temperaturen überetwa 600°C,als Nickelsilicide aufzuweisen, die aus nicht legiertem Nickel hergestelltwerden, sollte die thermische Aktivität nachfolgender Prozesse imWesentlichen so gewähltwerden, dass der Hauptteil, typischerweise wenigstens 90%, der unterenSchicht des Silicids in der ursprünglichen NiSi-Phase gehaltenwird, d.h. eine Wandlung von NiSi in NiSi2 indem endgültigenHalbleiterbauelement unterdrücktwird.
    [0017] Nickelsilicide,die gemäß den beispielhaften Ausführungsformender vorliegenden Erfindung hergestellt werden, zeigen Verbesserungender Leistungsfähigkeitsowohl gegenüberaus nicht legiertem Nickel hergestellten Nickelsiliciden als auchgegenüberherkömmlicherenKobaltsiliciden, insbesondere fürBauelemente, in die Gatestrukturen unter 100nm eingebaut sind, undspezieller fürBauelemente, in die Gatestrukturen unter 50nm eingebaut sind. Insbesonderetendieren Nickelsilicide gemäß der vorliegendenErfindung dazu, einen niedrigeren und stabileren Schichtwiderstandaufzuweisen, sowohl nach der Bildung als auch speziell nach einerweiteren thermischen Bearbeitung.
    [0018] In ähnlicherWeise tendieren Bauelemente, in die Nickelsilicide gemäß den beispielhaftenAusführungsformeneingebaut sind, dazu, verbesserte Schwellenspannungen Vth,reduzierte Diodenleckströme,eine verbesserte Leistungsfähigkeithinsichtlich Abschaltstrom Idoff und SättigungsstromIdsat gegenüber der Leistungsfähigkeitaufzuweisen, die von identischen Bauelementen bereitgestellt wird,in die Kobaltsilicide eingebaut sind, insbesondere in PMOS-Bauelementen.Die Hinzufügungeiner Deckschicht mit hoher Zugspannungsdehnung, wie zum Beispieleiner SiON-Schicht, insbesondere auf NMOS-Transistoren, in welchedie beispielhaften Nickelsilicide gemäß der Erfindung eingebaut sind, kanndie Leistungsfähigkeiteines NMOS-Bauelements weiter verbessern.
    [0019] BeispielhafteAusführungsformender Erfindung werden im Folgenden vollständiger unter Bezugnahme aufdie beigefügtenZeichnungen erläutert,in denen:
    [0020] 1 bestimmte Prozessschrittein einem herkömmlichenVerfahren zur Herstellung von Halbleiterbauelementen zeigt, in dieeine Salicidstruktur eingebaut ist,
    [0021] 2A und 2B graphische Darstellungen sind, welchedie Temperatur in Abhängigkeitvon der Deaktivierung und der Aktivierung von Dotierstoffen für NMOS-und PMOS-Transistoren zeigen,
    [0022] 3A und 3B bestimmte Prozessschritte gemäß zweierbeispielhafter Verfahren zur Herstellung von Halbleiterbauelementengemäß der vorliegendenErfindung darstellen, in die eine Salicidstruktur eingebaut ist,
    [0023] 4A bis 4G bestimmte Schritte darstellen, diemit der Herstellung von Halbleiterbauelementen verknüpft sind,in die eine Sali cidstruktur gemäß den beispielhaftenAusführungsformender Erfindung eingebaut ist,
    [0024] 4H eine vergrößerte Darstellungeines Bereichs H der Silicidstruktur in einem S/D-Bereich ist, diegemäß dem inden 4A bis 4G unter Verwendung einerNickel/Tantal-Legierung als Silicidierungsmetall dargestellten Verfahrenhergestellt wurde,
    [0025] 5A und 5B graphische Darstellungen sind, welchedie Änderungender Schwellenspannung Vth in NMOS- und PMOS-Transistorendarstellen, die CoSi2- und NiSi-Silicideverwenden,
    [0026] 6A und 6B graphische Darstellungen sind, welchedie Schichtwiderstandsverteilungen von n+(S/D)-und n–(LDD)-dotiertenBereichen als Funktion der Temper-/SBL-Sequenz darstellen,
    [0027] 7A und 7B graphische Darstellungen sind, welcheden DrainsättigungsstromIdsat in NMOS- und PMOS-Transistoren darstellen,die CoSi2- und NiSi-Silicide verwenden,
    [0028] 8A und 8B graphische Darstellungen sind, welcheden Polygateverarmungseffekt für SBL-Prozessefür NMOS-und PMOS-Transistoren bei500°C und750°C zeigen,
    [0029] 9A und 9B graphische Darstellungen sind, welchedie Änderungvon Vth abhängig von der Gatelänge für NMOS-und PMOS-Transistoren,die CoSi2- und NiSi-Silicide verwenden,ohne einen SBL-Prozess zeigen,
    [0030] 10A und 10B graphische Darstellungen sind, welchedie Gateoxidkapazitäts-Spannungs(C-V)-Kurvenfür NMOS-und PMOS-Transistoren, die CoSi2- und NiSi-Silicideverwenden, ohne einen SBL-Prozess zeigen,
    [0031] 11A und 11B graphische Darstellungen sind, welchedie Gateoxidkapazitäts-Spannungs(C-V)-Kurvenfür NMOS-und PMOS-Transistoren, die NiSi-Silicid verwenden, als Funktiondes Vorliegens und des zeitlichen Ablaufs von Aktivierungstempervorgängen undeines SBL-Prozesses zeigen,
    [0032] 12A und 12B graphische Darstellungen sind, welcheden DrainsättigungsstromIdsat in NMOS- und PMOS-Transistoren, dieNiSi-Silicid verwenden, als Funktion des Vorliegens und des zeitlichenAblaufs von Aktivierungstemperungen und eines SBL-Prozesses zeigen,und
    [0033] 13A und 13B graphische Darstellungen sind, welcheden DrainsättigungsstromIdsat in NMOS- und PMOS-Transistoren zeigen,die verschiedene Co- und Ni-Silicide verwenden und unter Verwendungdes SBL-Auslassprozesses hergestellt wurden.
    [0034] DieseZeichnungen werden bereitgestellt, um das Verständnis der beispielhaften Ausführungsformender Erfindung zu unterstützen,wie sie nachstehend detaillierter beschrieben sind. Die relative Beabstandung,die Größen undAbmessungen der verschiedenen Elemente, die in der Zeichnung dargestelltsind, sind nicht maßstäblich gezeigtund könnenzwecks verbesserter Deutlichkeit übertrieben dargestellt, reduziertoder in anderer Weise modifiziert sein. Dem Fachmann ist außerdem ersichtlich, dassbestimmte Schichten, die üblicherweisebei der Herstellung von Halbleiterbauelementen verwendet werdenund zum Beispiel Photoresiststrukturen und Mehrschichtmetallisierungsstrukturenbeinhalten, einfach weggelassen wurden, um die Deutlichkeit zu verbessernund die Anzahl von Zeichnungen zu reduzieren.
    [0035] Wiein 3A dargestellt, umfasstein beispielhaftes Verfahren zur Bildung eines Halbleiterbauelementsgemäß der vorliegendenErfindung folgende Schritte: Bilden einer Gatestruktur, S110, Bildeneiner schwach dotierten Drainelektrode (LDD) unter Verwendung derGatestruktur als Implantationsmaske, S120, Bilden von Abstandshalterstrukturenbenachbart zu den Seitenwändender Gatestruktur, S130, Bilden der Source-/Drainbereiche unter Verwendungder Gatestruktur und der Abstandshalterstrukturen als Implantationsmaske,S140, Bilden einer Silicidblockierschicht (SBL), S150, Durchführen einerDotierstoffaktivierungstemperung, S160, Bilden einer Salicidstruktur,S170, und Bilden eines Zwischenschichtdielektrikums (ILD), S180,um den Metallisierungsprozess zu starten, durch den die aktiven Bauelementemiteinander und mit externen Kontakten verbunden werden. Der Silicidierungsprozess kannein sequentielles Aufbringen einer Nickellegierungsschicht und einerTitannitridschicht sowie eine Erwärmung auf eine Temperatur beinhalten,die ausreicht, dass die Nickellegierung ein Silicid mit den freiliegendenSiliciumoberflächenbildet.
    [0036] Wiein 3B dargestellt, umfasstein weiteres exemplarisches Verfahren zur Bildung eines Halbleiterbauelementsgemäß der vorliegendenErfindung folgende Schritte: Bilden einer Gatestruktur, S210, Bildeneiner schwach dotierten Drainelektrode (LDD) unter Verwendung derGatestruktur als Implantationsmaske, S220, Bilden von Abstandshalterstrukturenbenachbart zu den Seitenwändender Gatestruktur, S230, Bilden der Source-/Drainbereiche unter Verwendungder Gatestruktur und der Abstandshalterstrukturen als Implantationsmaske, S240,Durchführeneiner ersten Dotierstoffaktivierungstemperung, S250, Bilden einerSilicidblockierschicht (SBL), S260, Durchführen einer Nach-SBL-Temperung,S270, Bilden einer Salicidstruktur, S280, und Bilden eines Zwischenschichtdielektrikums(ILD), S290, um den Metallisierungsprozess zu starten, durch dendie aktiven Bauelemente miteinander und mit externen Kontakten verbunden werden.
    [0037] Wiein 4A dargestellt, kannein Halbleiterbauelement in einem Substrat 51 ausgebildetwerden, auf dem oder in dem Isolationsbereiche 53 ausgebildetwerden, um einen aktiven Bereich zu definieren, wobei ein herkömmlicherIsolationsprozess mit flachem Graben (STI) verwendet wird. Wie dargestellt,kann in dem aktiven Bereich eine Gatestruktur ausgebildet werden,die eine Gateisolatorschicht 55, eine Gateelektrode 57,die eine erste Leiterschicht, wie dotiertes Polysilicium, beinhaltenkann, eine Barrierenschicht, wie Wolframnitrid, eine zweite Leiterschicht,wie Wolfram, und optional eine Deckschicht beinhaltet. Unter Verwendungder Gatestruktur als Implantationsmaske kann ein erster Ionenimplantationsprozessverwendet werden, um einen schwach dotierten Bereich 59 zubilden, wie einen schwach dotierten Drainbereich nahe der Oberfläche derfreiliegenden Teile des aktiven Bereichs.
    [0038] Wiein den 4B und 4C dargestellt, können dannSeitenwandstrukturen benachbart zu den vertikalen Oberflächen derGatestruktur unter Verwendung eines herkömmlichen Prozesses gebildet werden,der die Deposition von einer oder mehreren isolierenden Schichtenbeinhaltet, die ein erstes Material 61, typischerweiseSiliciumoxid, und ein zweites Material 63, typischerweiseSiliciumnitrid, beinhalten können,gefolgt von einem Rückätzprozess, umAbstandshalter 64 aus den verbleibenden Teilen 61a und 63a derSiliciumoxid- und Siliciumnitridschichten zu bilden. Unter Verwendungder Gateelektrode 57 und der Seitenwandstrukturen 64 alsImplantationsmaske kann eine zweite Ionenimplantation verwendetwerden, um eine höhereKonzentration eines Dotierstoffes 65 in die freiliegendenTeile des aktiven Bereichs einzubringen, um die Bildung der Source-/Drainbereichedes Bauelements benachbart zu der Gateelektrode fertigzustellen.
    [0039] Wiein 4D dargestellt, wirddann eine Silicidblockierschicht (SBL) 70, die typischerweiseeine Siliciumoxidschicht 67 und eine Siliciumnitridschicht 69 beinhaltet,auf dem Substrat gebildet, um jene Bereiche zu schützen, diekeine aktiven Bereiche sind, insbesondere jene Bereiche, die für die Bildungvon Elementen gedacht sind, wie Widerständen, die in Schutzschaltkreisengegen elektrostatische Entladung (ESD) verwendet werden, welcheeinen höherenSchichtwiderstand erfordern, um richtig zu arbeiten. Wenngleichals Kombination von Siliciumoxid und Siliciumnitrid dargestellt,kann die SBL nach Wunsch aus einem einzigen Material gebildet sein, wieSiliciumnitrid, oder aus Kombinationen weiterer geeigneter Materialien.Die Schicht(en), aus der denen) die SBL besteht, kann(können) unterVerwendung eines chemischen Gasphasenabscheidungsprozesses (CVD)aufgebracht werden, typischerweise bei einer Temperatur zwischenetwa 535°Cund etwa 825°C.Ein CVD-Siliciumnitridkann zum Beispiel bei etwa 700°Cgebildet werden.
    [0040] Beiden Prozesstemperaturen, die typischerweise während der Bildung der SBL verwendetwerden, besteht jedoch eine Tendenz, dass ein Teil der Dotierstoffstörstellen,die in der Gateelektrodenstruktur 57a, typischerweise phosphordotiertesPolysilicium, dem LDD-Bereich 59a und den S/D-Bereichen 65a vorhandensind, deaktiviert wird. Die Deaktivierung dieser Dotierstoffe tendiertdazu, den Widerstand der dotierten Bereiche zu erhöhen, den Übergangsleckstromzu erhöhenund die Gate-Kapazität zu reduzieren,sämtlichVeränderungen,die dazu tendieren, die Leistungsfähigkeit der resultierenden Halbleiterbauelementezu verschlechtern.
    [0041] Wiein 4E dargestellt, kanndas Substrat nach Bildung der SBL einer Nach-SBL-Temperung unterworfenwerden, um einen Teil der inaktiven oder deaktivierten Dotierstoffspezieszu aktivieren oder zu reaktivieren und reaktivierte Gateelektrodenstrukturen 57b,LDD-Bereiche 59b und S/D-Bereiche 65b zu bilden,die einen entsprechend verbesserten Wi derstand, Leckstrom und Kapazität zeigen.Die Nach-SBL-Temperung kann unter Verwendung eines schnellen thermischenProzesses (RTP), auch als schnelle thermische Temperung (RTA) bekannt,bei einer Temperatur von etwa 830°Cbis etwa 1150°C durchgeführt werden,typischerweise bei etwa 1000°Cbis etwa 1100°C.Die Nach-SBL-Temperung wird vorzugsweise unter einer nicht-oxidierendenAtmosphäredurchgeführt,typischerweise in einer N2-Gasumgebung,wenngleich andere inerte Gase, wie Ar, oder Gasmischungen verwendetwerden können.Zusätzlichzu dem RTP-Prozess kann die Nach-SBL-Temperung mit jeglichem geeignetenErwärmungsprozessdurchgeführtwerden, einschließlichzum Beispiel Lasertempern, Spike-Tempern und Flash-Tempern.
    [0042] Wiein 4E dargestellt, wirddas Substrat typischerweise mit einer HF-Lösung und möglicherweise mit anderen Substanzenbehandelt, um jegliches natürlicheOxid zu entfernen, das sich auf den freiliegenden Siliciumoberflächen gebildethat. Nach der Reinigung der Siliciumoberflächen kann dann eine Schichtaus einem Silicidierungsmetall oder einer Metalllegierung 71,wie einer Nickel/Tantal-Legierung, und vorzugsweise eine Deckschicht(nicht gezeigt), wie Titannitrid, über der reaktivierten Gatestruktur,den LDD- und Source-/Drainbereichen und Isolationsbereichen gebildetwerden. Wenn ein Nickelsilicid gebildet wird, kann das Bauelementdann bei einer Temperatur typischerweise zwischen etwa 400°C und etwa530°C undvorzugsweise wenigstens über450°C undwährendeiner Zeitspanne getempert werden, die ausreicht, eine Reaktionder Metall- oder Metalllegierungsschicht 30 mit dem freiliegendenSilicium des aktiven Bereichs zu bewirken und einen Silicidbereich 71b und/oderden Gateelektrodenbereich zu bilden und einen Silicidbereich 71a zubilden, wobei zum Beispiel ein schneller thermischer Temperprozess(RTP) verwendet wird. Wenn ein Nickelsilicid gebildet wird, istes insbesondere bevorzugt, dass die Silicidierungstemperatur etwa 550°C nicht übersteigt,um die Bildung des hochohmigeren tertiären Ni ckelsilicids NiSi2 zugunsten des niederohmigeren sekundären NickelsilicidsNiSi zu unterdrücken.
    [0043] InAbhängigkeitvon dem verwendeten Silicidierungsmetall oder der Metalllegierungwird die Silicidierungstemperatur entsprechend eingestellt, um sowohlsicherzustellen, dass das gewünschteSilicid im Wesentlichen vollständiggebildet wird, als auch sicherzustellen, dass der Beitrag zum thermischen Budgetdieses Prozesses nicht übermäßig ist.Da die Bildung des Silicids weitgehend oder vollständig auf jeneBereiche begrenzt ist, in denen eine Siliciumoberfläche vorder Deposition der Nickel-Legierung 30 absichtlich freigehaltenwurde, wird die Silicidbildung als selbstjustiertes Silicid (Salicid)betrachtet.
    [0044] Wiein 4G dargestellt, können dieDeckschicht (nicht gezeigt), wenn sie verwendet wird, und der nicht-reagierteTeil der Metall- oder Metalllegierungsschicht 71 zum Beispielunter Verwendung einer Lösungentfernt werden, die Schwefelsäure, H2SO4, und Wasserstoffperoxid,H2O2, beinhaltet, wobeidie Silicidbereiche 71a, 71b auf der Oberfläche derGateelektrode beziehungsweise der Source-/Drainbereiche innerhalbdes aktiven Bereichs verbleiben. Über dem Substrat kann eineDielektrikumzwischenschicht (ILD) 73 gebildet werden. Wenngleichals Einzelschicht dargestellt, ist für den Fachmann ersichtlich,dass die ILD 73 mehr als eine Schicht bzw. mehr als einMaterial beinhalten kann und einer zusätzlichen Verarbeitung unterworfen werdenkann, wie einem chemisch-mechanischen Poliervorgang oder einer Rückätzbehandlung,um die Planaritätder resultierenden Oberflächezu verbessern. Dann könnenKontaktöffnungen(nicht gezeigt) in der ILD und Metallstrukturen (nicht gezeigt) unterVerwendung einer breiten Vielfalt herkömmlicher und/oder eigener Depositions-, Ätz- undMetallisierungsprozesse und Materialien gebildet werden, um dieelektrischen Verbindungen zu den Transistoren und anderen Schaltkreiselementenbereitzustellen, die zur Erzeugung eines funktionellen Bauelementsnotwendig sind.
    [0045] Wiein den 4E bis 4G dargestellt, kann einSilicid an den Oberseiten sowohl der Source-/Drainbereiche als auchder Gateelektrode gebildet werden, wenn die Zusammensetzung derGatestruktur derart ist, dass eine Siliciumoberfläche während derDeposition der Metall- oder Metalllegierungsschicht freiliegt. Für den Fachmannist jedoch ersichtlich, dass es durch Modifizieren der in 4D dargestellten Strukturdurch die Verwendung der SBL oder einer Kombination weiterer Prozessschritte,die zur Bildung einer oder mehrerer Barrierenschichten geeignetsind, möglichist, die Silicidbereiche selektiv lediglich in den S/D-Bereichenoder auf der Gateelektrode zu bilden. Wenn zum Beispiel die Gateelektrodenstruktur 57 sogefertigt wird, dass sie eine dotierte Polysiliciumschicht beinhaltet,die von einer oder mehreren Barrieren- oder Deckschichten umgeben ist,kann die Bildung eines Silicidbereichs auf der Gateelektrode unterdrückt werden,was zu einer selektiven Bildung lediglich in den freiliegenden Source-/Drainbereichenführt.
    [0046] Wiein 4H dargestellt, dieden in 4G markiertenBereich H repräsentiert,erzeugt der Silicidierungsprozess, wenn bestimmte Metalle oder Metalllegierungenin dem Silicidierungsprozess verwendet werden, zum Beispiel Nickel-Tantal-Legierungen, einezweischichtige Silicidstruktur, in der das primäre Metall vorzugsweise in eineuntere Schicht 71aL segregiertsein kann, wobei das legierende Metall primär in der oberen Schicht 71aU verbleibt.
    [0047] Umdie Wirkung einer Dotierstoffdeaktivierung auf einen Transistorzu untersuchen, werden die Vth von Langkanaltransistoren für verschiedenezusätzlicheTemperungen überwacht,die zwischen der Dotierstoffaktivierung und dem Salicidprozess durchgeführt werden(es wird kein SBL-Prozess angewendet). Wenn jedoch, wie in den 2A und 2B dargestellt, Halbleiterbauelementegemäß dem in 1 dargestellten herkömmlichenProzess erzeugt werden, könnendie Temperaturen, die währendder Verarbeitung nach der Aktivierungstemperung einwirken, die Leistungsfähigkeitder resultierenden Bauelemente beeinflussen. Insbesondere bei Prozessen wieder Bildung einer Siliciumblockierstruktur, während der die Prozesstemperaturetwa 700°Cnicht übersteigt,tendiert ein Teil der aktivierten Dotierstoffspezies dazu, zu deaktivieren,wodurch eine Tendenz besteht, dass sich sowohl der Widerstand derimplantierten Bereiche als auch die Schwellenspannung der beeinflusstenTransistoren erhöhen. DieseDotierstoffdeaktivierung tendiert daher sowohl dazu, die Geschwindigkeitzu reduzieren als auch die Stromführungsfähigkeiten der resultierendenBauelemente zu verringeren, wodurch eine Tendenz besteht, die betrieblicheLeistungsfähigkeitund möglicherweisedie Funktionalitätder resultierenden Bauelemente zu verschlechtern. Im Fall einerKobalt-Salicidierung kann der Dotierstoff in S70 von 1 reaktiviert werden, daeine Kobaltsalicidierung bei etwa 850°C durchgeführt wird. Im Fall einer Nickel-Salicidierungkann der Dotierstoff jedoch nicht in S70 von 1 reaktiviert werden, da eine Nickel-Salicidierung beiweniger als 500°Cdurchgeführtwird.
    [0048] Umdie Verwendbarkeit und Effektivität der vorliegenden Erfindungzu demonstrieren, wurde eine Anzahl von NMOS- und PMOS-Transistoren undGateoxidkondensatoren unter Verwendung sowohl herkömmlicherProzesse und Materialien, modifizierter herkömmlicher Verfahren als auchexemplarischer Prozesse und Materialien gemäß der vorliegenden Erfindunghergestellt. Dann wurden verschiedene Auswertungen durchgeführt, umDaten hinsichtlich der Charakteristika von Schwellenspannung Vth, Drainsättigungsstrom Idsat,und Kapazität-SpannungC-V, sowie Schichtwiderstand Rs als Funktionder verwendeten Materialien und Prozesse zu sammeln.
    [0049] Wiein den 5A und 5B dargestellt, wird beiVerwendung eines herkömmlichenProzesses gemäß 1, bei dem der Silicidierungsprozessnach der SBL-Bildung erfolgt, bei jenen Metallen und Metalllegierungen,die eine höhereSilicidierungstemperatur verwenden, wie Co (eingezeichnet als Δ) mit seinerSilicidierungstemperatur überetwa 750°C,der Dotierstoff reaktiviert, der während des SBL-Prozesses deaktiviertwurde. Jene Silicidierungsprozesse jedoch, die ein Metall oder eineMetalllegierung mit einer niedrigeren Silicidierungstemperatur verwenden,wie Nickel oder eine Nickel-Legierung (eingezeichnet als O), das/dieunter etwa 530°Cverarbeitet wird, tendieren dazu, dass keine Reaktion stattfindet undin Wirklichkeit in Abhängigkeitvon der Temperatur eine weitere Deaktivierung der Dotierstoffe stattfindet.Der Einfluss der Silicidierungstemperatur spiegelt sich in den inden 5A und 5B dargestellten Kurven wider,welche die Zunahme der Schwellenspannung Vth sowohlin NMOS- als auch PMOS-Bauelementen zeigen, die mit dem Silicidierungsprozess beiniedrigerer Temperatur verknüpftist, der zur Bildung von NiSi verwendet wird, im Gegensatz zu dem Silicidierungsprozessbei höhererTemperatur, der zur Bildung von CoSi2 verwendetwird.
    [0050] Wiein den 6A und 6B dargestellt, tendiertdie Dotierstoffdeaktivierung, die mit der SBL-Bildung nach der Aktivierungstemperung(eingezeichnet als O) verknüpftist, wenn sie nicht durch eine spätere Reaktivierungstemperung(eingezeichnet als ☐) behoben wird, die nach der SBL-Bildungdurchgeführtwird, dazu, sowohl die Größe als auchdie Änderungdes Schichtwiderstands Rs der darunterliegendenLDD- und S/D-Bereiche zu erhöhen.Dieser erhöhteWiderstand tendiert dazu, wenn er nicht korrigiert wird, die Geschwindigkeitder resultierenden Bauelemente zu reduzieren und die Sättigungsströme zu reduzieren,die erzielt werden können.
    [0051] Wiein den 7A und 7B dargestellt, zeigen NMOS-und PMOS-Bauelemente,die ein CoSi2-Silicid (eingezeichnet als
    [0052] Wiein den Kapazitäts-Spannungs-Kurvenin den 8A und 8B dargestellt, kann beijenen Metallen und Metalllegierungen, die eine höhere Silicidierungstemperaturverwenden, wie Co (bezeichnet mit Δ) mit seiner Silicidierungstemperaturvon mehr als etwa 750°C,bei Verwendung eines herkömmlichen Prozessesgemäß 1, bei dem der Silicidierungsprozessnach der SBL-Bildung erfolgt, wenigstens ein Teil des Dotierstoffesreaktiviert werden, der währenddes SBL-Prozesses deaktiviert wurde. Bei jenen Silicidierungsprozessenjedoch, die ein Metall oder eine Metalllegierung mit einer niedrigerenSilicidierungstemperatur verwenden, wie Nickel oder eine Nickel-Legierung(bezeichnet mit O), die bei Silicidierungstemperaturen von wenigerals 530°Cverarbeitet werden, in diesem Fall etwa 500°C, besteht eine Tendenz zu einergeringen oder keinen Reaktivierung und es kann tatsächlich inAbhängigkeitvon der Temperatur sogar eine weitere Deaktivierung der Dotierstoffestattfinden. Der Einfluss der Nach-SBL-Silicidierungstemperaturspiegelt sich in den als 8A und 8B dargestellten Kurven wider,die im Bereich A die Abnahme der Gatekapazität sowohl der NMOS- als auchder PMOS-Bauelemente zeigen, die mit dem Silicidierungsprozess beiniedrigerer Temperatur verknüpftist, der zur Bildung von NiSi verwendet wird, im Gegensatz zu demSilicidierungsprozess bei höhererTemperatur, der zur Bildung von CoSi2 verwendetwird. Wie in den 8A und 8B reflektiert, verringertedie Deaktivierung des Dotierstoffs bzw. der Dotierstoffe durch denSBL-Prozess die Gateoxid-C-V-Inversionskapazität um etwa 10%.
    [0053] Wiein den 9A und 9B dargestellt, besteht beiVerwendung eines herkömmlichenProzesses im Wesentlichen gemäß 1, jedoch ohne Durchführen desSBL-Schritts, nur ein sehr geringer Unterschied hinsichtlich derSchwellenspannung Vth zwischen Transistoren,die Metalle und Metalllegierungen mit einer höheren Silicidierungstemperatur verwenden,wie Co (bezeichnet mit Dreiecken), und jenen, die Metalle mit niedrigerenSilicidierungstemperaturen verwenden, wie eine Nickellegierung (bezeichnetmit O und ☐), die bei etwa 500°C verarbeitet wird. Tatsächlich tendierendie in den 9A und 9B dargestellten Vth-Daten dazu, die im Wesentlichen identischenNMOS- und PMOS-Schwellenspannungen widerzuspiegeln, die sowohl für CoSi2- als auch NiSi-Silicide erzielt werden,was den Einfluss der Dotierstoffdeaktivierung während der SBL-Prozess-Silicidierungstemperaturanzeigt. Dieser Schluss wird durch die in den 10A und 10B dargestelltenDaten bestärkt,welche die C-V-Kurven fürGateoxid-Kondensatoren zeigen, die sowohl mit Co-Si2- als auchNiSi-Siliciden hergestellt wurden, welche nicht die herkömmlicheSBL-Verarbeitung erfahren haben. Insbesondere im Vergleich mit denin den 8A und 8B dargestellten, entsprechendengraphischen Darstellungen spiegelt sich die Degradation der Leistungsfähigkeit,die aus der Dotierstoffdeaktivierung resultiert, sowohl in den NMOS-als auch den PMOS-Daten deutlich wider.
    [0054] Wiein den 11A und 11B dargestellt, illustriertein Vergleich von Gateoxidkondensatoren mit Ni-Silicid, die unterVerwendung des herkömmlichenProzesses gemäß 1 (eingezeichnet als ☐) bzw.dem herkömmlichenProzess ohne den SBL-Schritt (eingezeichnet als Δ), hergestellt wurden, mit einerexemplarischen Ausführungsformder vorliegenden Erfindung, die eine Nach-SBL-Temperung (eingezeichnetals O) be inhaltet, die Nützlichkeit derNach-SBL-Temperung zur Reaktivierung des Dotierstoffs. Dieses Ergebnisspiegelt sich in der substantiellen Gleichmäßigkeit der für den Prozessohne SBL und den Nach-SBL-Temperprozesserzeugten C-V-Kurven wider, die beide eine Kapazität zeigen, diegrößer alsjene ist, die durch den herkömmlichen Prozesserzielt wird.
    [0055] Wiein den 12A und 12B dargestellt, zeigt sichdes Weiteren bei einem Vergleich des Drain-Sättigungsstroms Idsat unddes Drain-Abschaltstroms Idoff sowohl für NMOS-als auch PMOS-Transistoren mit Ni-Silicid, die unter Verwendung des herkömmlichenProzesses gemäß 1, des herkömmlichenProzesses ohne den SBL-Schritt (eingezeichnet als ☐), undeiner exemplarischen Ausführungsformder vorliegenden Erfindung hergestellt wurden, die eine Nach-SBL-Temperungbeinhaltet (eingezeichnet als Δ),die Nützlichkeitder Nach-SBL-Temperung zur Reaktivierung des Dotierstoffs. Wie inden jeweiligen graphischen Darstellungen gezeigt, ist der Idsat bei einem gegebenen Pegel von Idoff fürTransistoren gemäß der vorliegendenErfindung relativ zu dem herkömmlichenVerfahren erhöht.Bei einem Idoff von 10nA zeigen die NMOS-Transistoren,die gemäß der vorliegendenErfindung hergestellt wurden, zum Beispiel eine Verbesserung vonetwa 5% hinsichtlich der aktivierten Dotierstoffe.
    [0056] Wiein den 13A und 13B dargestellt, können Transistoren,die ein Ni-Silicid (bezeichnet mit O und ☐) beinhalten,durch Vermeiden der mit dem SBL-Prozess verknüpften Dotierstoffdeaktivierungmit einer elektrischen Leistungsfähigkeit, speziell Idsat, erzeugt werden, die im Wesentlichenverglichen mit entsprechenden Co-Silicid-Transistoren (eingezeichnetals Dreiecke) gleich oder verbessert sind. Die Verwendung einerexemplarischen Ausführungsformdes Prozesses der vorliegenden Erfindung erlaubt durch Reaktivierungeines Teils des Dotierstoffs, der während des SBL-Prozesses "verloren geht", die Verwendungvon Me tallen und Metalllegierungen mit niedrigeren Silicidierungstemperaturen, wieNickel und Nickellegierungen, die bei Temperaturen unter etwa 700°C verarbeitetwerden können.
    [0057] Wenngleichdie vorliegende Erfindung speziell unter Bezugnahme auf exemplarischeAusführungsformenderselben gezeigt und beschrieben wurde, versteht es sich für den Fachmann,dass verschiedene Änderungenhinsichtlich Form und Details darin durchgeführt werden können, ohnevom Inhalt und Umfang der Erfindung abzuweichen, wie sie in denbeigefügtenAnsprüchenund deren Äquivalentendefiniert ist. So kann Silicid auch lediglich auf einer Source/Drain-Elektrodeoder lediglich auf einer Gate-Elektrode gebildet werden. Und dievorliegende Erfindung kann angewendet werden, um eine Silicidierungder gesamten Gateelektrode durchzuführen.
    权利要求:
    Claims (19)
    [1] Verfahren zur Herstellung eines Halbleiterbauelements,das folgende Schrittfolge umfasst: – Implantieren eines Dotierstoffesin ein Substrat zur Bildung eines Source-/Drainbereichs, – Bildeneiner Silicidblockierschicht, – Tempern des Substrats zurAktivierung eines Teils des Dotierstoffes, wobei die Temperung beieiner Tempertemperatur Ta durchgeführt wird, – Freilegenvon Siliciumoberflächenauf dem Substrat, – Bildenvon Silicidschichten auf den freiliegenden Siliciumoberflächen, wobeidie Silicidschichten bei einer Silicidierungstemperatur Ts gebildet werden, mit Ts<Ta.
    [2] Verfahren zur Herstellung eines Halbleiterbauelements,das folgende Schrittfolge umfasst: – Implantieren eines Dotierstoffsin ein Substrat zur Bildung eines Source-/Drainbereichs, – Temperndes Substrats zur Bildung eines aktivierten Dotierstoffs in demSource-/Drainbereich, – Bildeneiner Silicidblockierschicht, wodurch ein Teil des aktivierten Doterstoffsdeaktiviert wird, – Temperndes Substrats zur Reaktivierung eines Teils des deaktivierten Dotierstoffs,wobei die Temperung bei einer Tempertemperatur Tpa durchgeführt wird, – Freilegenvon Siliciumoberflächenauf dem Substrat und – Bildenvon Silicidschichten auf den freiliegenden Siliciumoberflächen, wobeidie Silicidschichten bei einer Silicidierungstemperatur Ts gebildet werden, mit Ts<Tpa.
    [3] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 1 oder 2, wobei: – das Bilden der Silicidschichtendas Aufbringen einer Nickellegierungsschicht auf den freiliegendenSiliciumoberflächenbeinhaltet, wobei die Nickellegierung Nickel und ein legierendesMetall beinhaltet, und – Reagierender Nickellegierungsschicht mit der freigelegten Siliciumoberfläche, umeine Nickelsilicidschicht mit einer oberen Schicht und einer unteren Schichtzu bilden, wobei das legierende Metall vorzugsweise in die obereSchicht segregiert.
    [4] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 3, wobei – dasNickel und das Silicium in der unteren Schicht in einem atomarenVerhältnisvon etwa 1 vorliegen.
    [5] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 3 oder 4, das des Weiteren umfasst: – Bildeneiner Deckschicht auf der Nickellegierungsschicht vor dem Reagierender Nickellegierung mit dem freiliegenden Silicium.
    [6] Verfahren zur Herstellung eines Halbleiterbauelementsnach einem der Ansprüche3 bis 5, wobei – daslegierende Metall wenigstens ein Metall ist, das aus einer Gruppeausgewähltist, die aus Tantal, Vanadium, Zirkonium, Hafnium, Wolfram, Kobalt,Platin, Chrom, Palladium, Niob und Kombinationen derselben besteht,und nicht mehr als etwa 20 Atomprozent der Nickellegierung bildet.
    [7] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 6, wobei – daslegierende Metall Tantal ist und in einer Konzentration von etwa0,1 Atomprozent bis etwa 10 Atomprozent der Nickellegierung vorliegt.
    [8] Verfahren zur Herstellung eines Halbleiterbauelements,das folgende Schrittfolge umfasst: – Bilden eines aktiven Bereichsin einem Halbleitersubstrat, – Bilden einer Gateelektrodenstrukturin dem aktiven Bereich, – Implantiereneines ersten Dotierstoffes in den aktiven Bereich benachbart zuder Gateelektrodenstruktur, – Bilden von Abstandshalternbenachbart zu der Gateelektrodenstruktur, – Implantieren eines zweitenDotierstoffes in den aktiven Bereich benachbart zu den Abstandshaltern, – Bildeneiner Silicidblockierschicht, – Tempern des Halbleitersubstratsbei einer Temperatur Ta, um den ersten undden zweiten Dotierstoff zu aktivieren, – Freilegen einer Siliciumoberfläche und – Bildeneiner Silicidschicht auf der Siliciumoberfläche bei einer SilicidierungstemperaturTs, mit Ts<Ta.
    [9] Verfahren zur Herstellung eines Halbleiterbauelementsgemäß Anspruch8, wobei – dasBilden der Silicidschichten das Aufbringen einer Metallschicht aufden freiliegenden Siliciumoberflächenbeinhaltet, wobei die Metallschicht in der Lage ist, bei einer SilicidierungstemperaturTs von weniger als 700°C ein Silicid zu bilden.
    [10] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 8 oder 9, das des Weiteren umfasst: – Aktivierendes ersten und des zweiten Dotierstoffs vor der Bildung der Silicidblockierschicht,um aktivierte Dotierstoffe zu er zeugen, wobei die Bildung der Silicidblockierschichtdazu tendiert, einen Teil der aktivierten Dotierstoffe zu deaktivieren.
    [11] Verfahren zur Herstellung eines Halbleiterbauelementsnach einem der Ansprüche8 bis 10, wobei: – dieSilicidblockierschicht bei einer Temperatur Tbl gebildetwird, die unter etwa 830°Cliegt.
    [12] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 11, wobei: – dieSilicidblockierschicht bei einer Temperatur Tbl gebildetwird, die zwischen etwa 535°Cund etwa 825°Cliegt.
    [13] Verfahren zur Herstellung eines Halbleiterbauelementsnach einem der Ansprüche8 bis 12, das des Weiteren umfasst: – Bilden einer Deckschichtauf der Metallschicht vor dem Reagieren der Metallschicht mit demfreiliegenden Silicium.
    [14] Verfahren zur Herstellung eines Halbleiterbauelementsnach einem der Ansprüche5 bis 7 und 13, wobei: – dieDeckschicht einen Hauptteil an Titannitrid beinhaltet.
    [15] Verfahren zur Herstellung eines Halbleiterbauelementsnach einem der Ansprüche8 bis 14, wobei: – dieMetallschicht aus Nickel legiert mit einem oder mehreren Minoritätsmetallenbesteht, wobei die Minoritätsmetalleaus einer Gruppe ausgewähltsind, die aus Tantal, Vanadium, Zirkonium, Hafnium, Wolfram, Kobalt,Platin, Chrom, Palladium, Niob und Kombinationen derselben besteht,wobei die Minoritätsmetallenicht mehr als etwa 20 Atomprozent der Metallschicht bilden.
    [16] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 15, wobei: – dasMinoritätsmetallTantal ist und in einer Konzentration zwischen etwa 0,1 Atomprozentund etwa 10 Atomprozent der Metallschicht vorliegt.
    [17] Verfahren zur Herstellung eines Halbleiterbauelementsnach einem der Ansprüche1 bis 16, wobei Ts<550°Cund/oder Ta>750°Cist.
    [18] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 17, wobei Ts zwischen etwa400°C undetwa 530°Cliegt und/oder Ta zwischen etwa 830°C und etwa1150°C liegt.
    [19] Verfahren zur Herstellung eines Halbleiterbauelementsnach Anspruch 14, wobei: – dieDeckschicht ein atomares Verhältnisvon Stickstoff zu Titan von wenigstens etwa 0,5 aufweist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8877589B2|2014-11-04|Methods of forming field effect transistors on substrates
    US6624489B2|2003-09-23|Formation of silicided shallow junctions using implant through metal technology and laser annealing process
    US7129548B2|2006-10-31|MOSFET structure with multiple self-aligned silicide contacts
    US7928514B2|2011-04-19|Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high-k dielectrics
    US6806534B2|2004-10-19|Damascene method for improved MOS transistor
    EP1524688B1|2009-12-09|Herstellungsverfahren für Halbleiterbauelemente mit silizidierten Elektroden
    CN102881575B|2016-03-23|栅极层沉积之后的退火方法
    KR100558006B1|2006-03-06|니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
    DE102009031155B4|2012-02-23|Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
    US7112481B2|2006-09-26|Method for forming self-aligned dual salicide in CMOS technologies
    DE19950708C2|2002-10-02|Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke
    US6797602B1|2004-09-28|Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
    US5665646A|1997-09-09|Method for manufacturing semiconductor device with low electric resistance silicide layer on silicon surface
    US7501668B2|2009-03-10|Semiconductor memory devices having contact pads with silicide caps thereon
    US5608266A|1997-03-04|Thin film for a multilayer semiconductor device for improving thermal stability and a method thereof
    JP4722448B2|2011-07-13|半導体の接続領域の接触抵抗を低減する方法
    US7355255B2|2008-04-08|Nickel silicide including indium and a method of manufacture therefor
    US5869396A|1999-02-09|Method for forming a polycide gate electrode
    US6548877B2|2003-04-15|Metal oxide semiconductor field effect transistor for reducing resistance between source and drain
    TWI232502B|2005-05-11|Method of forming nickel silicide layer, nickel alloy salicide transistor structure and method for manufacturing same
    US7332388B2|2008-02-19|Method to simultaneously form both fully silicided and partially silicided dual work function transistor gates during the manufacture of a semiconductor device, semiconductor devices, and systems including same
    US6281102B1|2001-08-28|Cobalt silicide structure for improving gate oxide integrity and method for fabricating same
    US7528450B2|2009-05-05|Semiconductor device having NMOSFET and PMOSFET and manufacturing method therefor
    US7291524B2|2007-11-06|Schottky-barrier mosfet manufacturing method using isotropic etch process
    US5346836A|1994-09-13|Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects
    同族专利:
    公开号 | 公开日
    DE102004019199B4|2012-02-16|
    US20040209432A1|2004-10-21|
    US7232756B2|2007-06-19|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-12-30| OP8| Request for examination as to paragraph 44 patent law|
    2011-08-26| R016| Response to examination communication|
    2011-09-14| R016| Response to examination communication|
    2011-09-26| R016| Response to examination communication|
    2011-09-30| R016| Response to examination communication|
    2011-10-07| R018| Grant decision by examination section/examining division|
    2012-08-23| R020| Patent grant now final|Effective date: 20120517 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]